使用ADC083000，量化位数是8bits， 最高采样率3.4GSPS（即3.4GHz），ADC083000配置为 DDR mode，随路时钟为 1/4 采样时钟。采用带通采样，带通采样定理 $$f_{S}=\frac{4 f_{0}

Verilog中if … else嵌套与case分支的区别比较在VerilogHDL电路设计中，if语句指定另一个具有优先级的编码逻辑，而case语句生成的逻辑语句是并行的，不具有优先级。 通常情况下，if … else结构速度比较慢，但是

在vivado中对设计的RTL代码进行综合后，查看schematic可以更清楚各个模块之间的连线关系。如下图所示： 打开RTL ANALYSIS 即可查看到模块级联的关系图。

状态机的基本概念1) 摩尔型 和 米莉型状态机都是有限状态机( FSM );2) 摩尔型状态机：时序电路的输出只取决于当前状态；3) 米莉型状态机：时序电路的输出不但取决于状态还取决于输入；4) 对于FPGA设计实现的有限状态机，建议使用独

基础软件使用版本控制客户端软件：TortoiseSVN 发现git 无法更新内容到github，寻找原因中。 例如FPGA工程产生的空文件夹，SVN 无法commit, 可以使用批处理工具为空文件夹下添加 .keep文件。批处理文件链接如下

参考博客链接：https://zhuanlan.zhihu.com/p/87749797 再次对博主的分享表示感谢！ 提供两个下载链接：[1] https://endnote.com/style_download/chinese-stand

在Ubuntu下默认没有安装 g++ 编译器， sudo apt-get install build-essential，然后g++ -version检查版本信息。 参考链接： https://blog.csdn.net/weixin_40

什么是vimvim是从vi发展而来的一个文本编辑器。具有代码补完、编译及错误跳转等方便编程的功能。vim的官方网站：https://www.vim.org/ vi/vim的三种模式分别为命令行模式、输入模式及底线命令模式。 命令模式用户刚启

开源网站☆赛灵思官方开源仓库： https://github.com/xilinx

汇总如下（更新中）：☆ V + B 板子翻转☆ L 打开层设置开关选项（在元件移动状态下，按下 L 键换层）☆☆☆☆☆☆☆☆☆☆☆

引言ISE14.7使用信号分析的 ILA 工具，除了需要配合 ICON 核一起使用，最最最不人性化的地方就是被观察的信号均不显示变量名，并且一不小心加的 ILA 过多，还会综合很长的时间。 使用建议

清华大学开源软件镜像站：https://mirrors.tuna.tsinghua.edu.cn/# 爱荷华大学美式音标口腔剖面在线学习: https://soundsofspeech.uiowa.edu/english/english.h