使用ADC083000，量化位数是8bits， 最高采样率3.4GSPS（即3.4GHz），ADC083000配置为 DDR mode，随路时钟为 1/4 采样时钟。采用带通采样，带通采样定理
$$
f_{S}=\frac{4 f_{0}}{2 M+1}
$$
其中M取能够满足$ f_{s}>=2B $ 的正整数，则用$f_{s}$等间隔采样得到的信号采样值能准确地确定原信号。
将输入信号带宽加入保护带宽之后变换为1.35~2.7GHz，采样率取为2.7GHz，
抽取相当于对 原始信号 进行重新采样，如果原始信号序列的采样率为fs，那么它的无模糊带宽为fs/2，因此经过 D倍 抽取后得到新序列的采样率为 fs/D，新信号序列的无模糊带宽为 fs / ( 2D )。因此在抽取前，原始信号序列中不能含有带宽超过 fs / ( 2D ) 的信号。否则，新的信号序列将会出现频谱混叠，很难通过新的信号序列完美的恢复出原始信号序列。
且抽取倍数大，需要的信道数就多。
Q&A
1、xilinx 的 时钟管理 IP
– 时钟向导（ clocking Wizard ），最多可以配置两个时钟输入，选择单端时钟输入，或者选择差分时钟输入，对时钟进行分频，倍频，时钟相位调整。
2、ISERDESE2 串并转换器
ISERDESE2 是专用的 串并抓换器，无需过多复杂的时序操作，并且有sdr 与 ddr 两种模式，适合应用到高速源同步应用中。
